This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

(11) Publication number:

06334923 A

Generated Document.

PATENT ABSTRACTS OF JAPAN

(21) Application number: 05141177

(51) Intl. Cl.: H04N 5/335

(22) Application date: 21.05.93

(30) Priority:

(43) Date of application

02.12.94

publication:

(84) Designated contracting states:

(71) Applicant: CANON INC

(72) Inventor: TAKAHASHI HIDEKAZU

(74) Representative:


(54) PHOTOELECTRIC CONVERTER AND ITS DRIVING METHOD

(57) Abstract:

PURPOSE: To execute high speed electronic shutter operation while holding a conventional operation mode function.

CONSTITUTION: This photoelectric converter is provided with the 1st scanning means 21, SWa1 to SWam consisting of (n × m) transistors (TRs) capable of accumulating carriers generated by optical energy in their base areas, (n) 1st common lines VL1 to VLn electrically connected to the emitter areas of the TRs and(m)2 nd common lines HL1 to HLm electrically connected to the base areas of the TRs and capable of successively impressing reading pulses to the (m) 2nd common lines HL1 to HLm in order to successively read out signals based upon the carriers stored in the base areas of the TRs from the 1st common line VL1 to VLn and the 2nd scanning means 25. SWb1 to SWbm for successively impressing reset pulses to the 2nd common lines different from the 2nd common lines to which reading pulses are to be impressed in order to successively refresh the carriers stored in the base areas of the TRs.

COPYRIGHT: (C)1994,JPO



(19) 日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平6-334923

(43)公開日 平成6年(1994)12月2日

(51) Int.Cl.5

識別記号

庁内整理番号

FΙ

技術表示箇所

H 0 4 N 5/335

Р

審査請求 未請求 請求項の数6 FD (全 9 頁)

(21)出顧番号

特願平5-141177

(22)出願日

平成5年(1993)5月21日

(71)出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72)発明者 髙橋 秀和

東京都大田区下丸子3丁目30番2号 キヤ

ノン株式会社内


(74)代理人 弁理士 山下 積平

(54) 【発明の名称】 光電変換装置及びその駆動方法

(57)【要約】

【目的】 従来の動作モードの機能を有したまま高速の 電子シャッター動作を行わせる。

【構成】 光エネルギーにより生成されるキャリアをベース領域に蓄積可能なトランジスタ(Tr)の $n \times m$ 個と、Trのエミッタ領域に電気的に接続されたn 個の第一の共通線($VL_1 \sim VL_n$)と、Trの前記ベース領域に電気的に接続されたm個の第二の共通線($VL_1 \sim VL_m$)と、 VL_m を備えるとともに、 VL_m の第一の共通線がら順次読み出するとともに、 VL_m の第一の共通線から順次読み出する第一の走査手段21, VL_m と、 VL_m と、 VL_m と、 VL_m と、 VL_m と、 VL_m と、 VL_m 0と、 VL_m 0と、 VL_m 0と、 VL_m 0を開立ると、 VL_m 0と、 VL_m 0を VL_m 0と、 VL_m 0と、 VL_m 0と、 VL_m 0を VL_m 0と、 VL_m 0を $VL_$



1

【特許請求の範囲】

第一導電型の半導体からなる制御電極領 【請求項1】 域と、前記第一導電型とは異なる第二導電型の半導体か らなる第一及び第二の主電極領域と、を有し、光エネル ギーを受けることにより生成されるキャリアを前記制御 電極領域に蓄積可能なトランジスタのn×m個を具備 し、蓄積動作、読み出し動作及びリフレッシュ動作を行 う光電変換装置において、

前記トランジスタの前記第一の主電極領域に電気的に接 続されたn個の第一の共通線と、前記トランジスタの前 10 記制御電極領域に電気的に接続されたm個の第二の共通 線と、を備えたマトリクスと、

前記トランジスタの制御電極領域に蓄積されたキャリア に基づく信号を前記n個の第一の共通線から順次読み出 す為に、前記m個の第二の共通線に順次読み出しパルス を印加する第一の走査手段と、

前記トランジスタの制御電極領域に蓄積されたキャリア を順次リフレッシュする為に、前記読み出しパルスを印 加する第二の共通線とは異なる第二の共通線に順次リセ ットパルスを印加する第二の走査手段と、を有すること 20 を特徴とする光電変換装置。

【請求項2】 前記第二の走査手段によるリフレッシュ 動作終了後から前記第一の走査手段による読み出し動作 開始までを蓄積動作期間とした請求項1記載の光電変換 装置。

【請求項3】 前記第一の走査手段及び前記第二の走査 手段は、それぞれ、前記m個の第二の共通線に各々接続 され、且つ前記第二の共通線にリセットパルス又は読み 出しパルスを印加するスイッチと、このスイッチの開閉 制御を行う信号を出力する走査回路とを有する請求項1 記載の光電変換装置。

【請求項4】 前記リセットパルス及び前記読み出しパ ルスは、三値パルスである請求項1記載の光電変換装 置。

前記リセットパルスを前記第二の走査手 【請求項5】 段のスイッチに供給するタイミングと、前記読み出しパ ルスを前記第一の走査手段のスイッチに供給するタイミ ングとをずらすことで蓄積時間を調整した請求項3記載 の光電変換装置。

域と、前記第一導電型とは異なる第二導電型の半導体か らなる第一及び第二の主電極領域と、を有し、光エネル ギーを受けることにより生成されるキャリアを前記制御 電極領域に蓄積可能なトランジスタのn×m個を具備す るとともに、前記トランジスタの前記第一の主電極領域 に電気的に接続されたn個の第一の共通線と、前記トラ ンジスタの前記制御電極領域に電気的に接続されたm個 の第二の共通線と、を備えたマトリクスを具備し、蓄積 動作、読み出し動作及びリフレッシュ動作を行う光電変 換装置の駆動方法であって、

前記トランジスタの制御電極領域に蓄積されたキャリア をリフレッシュする為のリセットパルスと、前記トラン ジスタの制御電極領域に蓄積されたキャリアに基づく信 号を読み出す為の読み出しパルスと、を独立に前記m個 の第二の共通線の内の別々の第二の共通線に印加して順 次走査し、

蓄積動作期間を、前記リセットパルスによるリセット動 作終了後から前記読み出しパルスによる読み出し動作開 始までとした光電変換装置の駆動方法。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は光電変換装置及びその駆 動方法に係り、特に電子シャッター機能を有する光電変 換装置及びその駆動方法に関するものである。本発明 は、例えばX-Yアドレス駆動型の電荷増幅型エリアセ ンサに用いることができる。

[0002]

【従来の技術】従来のX-Yアドレス駆動型の電荷増幅 型エリアセンサとしては例えば、特開昭63-1864 66号公報、特願昭62-17150号公報に開示され た光電変換装置がある。

【0003】図7は、上記光電変換装置の構造を示す概 略的断面図であり、図7において、nシリコン基板1上 に複数の光電変換素子 $S_1 \sim S_n$ が形成されており、エ ピタキシャル技術等で形成される不純物濃度の低いn-領域2上にはpタイプの不純物をドーピングすることで p領域3が形成され、p領域3には不純物拡散技術また はイオン注入技術等によってn+ 領域4が形成されてい る。p領域3およびn+領域4は、各々バイポーラトラ 30 ンジスタのベースおよびエミッタである。

【0004】このように各領域が形成されたn-領域2 上には酸化膜5が形成され、酸化膜5上に各pベース領 域3およびそれぞれ隣接するpベース領域3間にまたが って所定の面積を有するキャパシタ電極6が形成されて いる。このpベース領域3上のキャパシタ電極6は、p ベース領域3と対向してベース電位を制御するためのキ ャパシタCoxを構成し、隣接するベース間の電極6は、 その隣接するpベース領域3を各々ソース・ドレイン領 域とするMOSトランジスタTrのゲート電極となって 【請求項6】 第一導電型の半導体からなる制御電極領 40 いる。したがって、キャパシタ電極とMOSトランジス タTrのゲート電極とが接続された構成となっている。 【0005】MOSトランジスタTrはpチャネル型か

つノーマリオフ型であり、電極6の電位が接地電位また は正電位であればオフ状態である。したがって、隣接素 子間のpベース領域は電気的に分離された状態となり、 素子分離領域を形成する必要がないのでそれだけ素子の 微細化に有利となる。

【0006】逆に、電極6がしきい値電位Vthを超える 負電位であると、MOSトランジスタTrはオン状態と 50 なり、各素子のpベース領域3が相互に導通した状態と

なる。

【0007】その他に、n+エミッタ領域4に接続され たエミッタ電極7、保護膜8、基板1の裏面に不純物濃 度の高いn+ 領域9、およびバイポーラトランジスタの コレクタに電位を与えるためのコレクタ電極10がそれ ぞれ形成されている。

【0008】なお、コレクタ電極10には正電圧Vccが 印加されている。

【0009】図8は、このような光電変換素子をm×n エリアセンサに用いた従来の光電変換装置の概略的回路 10 図である。

【0010】各ラインにおける素子の電極6は各水平ラ イン $HL_1 \sim HL_m$ にそれぞれ共通接続され、それぞれ スイッチ $SW_1 \sim SW_m$ を介して端子20に接続されて いる。また端子20にはパルスφェが入力する。

【0011】スイッチ $SW_1 \sim SW_m$ は、nMOSトラ ンジスタで構成されるアナログスイッチであり、そのゲ ート端子には垂直走査回路21の出力端子が接続され、 その出力パルス ϕ v_1 $\sim \phi$ v_m によって制御される。

【0012】各素子のエミッタ電極7は列ごとに垂直ラ イン $VL_1\sim VL_n$ に接続されている。垂直ラインVL1 ~VLn はリセット用トランジスタQb1 ~Qbn を 介して接地され、トランジスタ $Qb_1 \sim Qb_n$ のゲート 電極にはパルス φ v c が入力する。

【0013】また、垂直ライン $VL_1 \sim VL_n$ は、トラ ンジスタQa1 ~Qan を介して各々蓄積用キャパシタ $C_1 \sim C_n$ に接続され、更にキャパシタ $C_1 \sim C_n$ はト \cdots ランジスタ $Q_1 \sim Q_n$ を介して出力ライン22に接続さ れている。

> 【0014】トランジスタQaュ ~Qan のゲート電極 にはパルス ϕ tが共通に入力し、トランジスタ $Q_1 \sim Q$ n のゲート電極には水平走査回路23からパルスφh1 ~ φ hn が各々入力する。

【0015】出力ライン22はトランジスタQrhを介 して接地されるとともに、アンプ24の入力端子に接続 されている。トランジスタQrhのゲート電極にはパル スφιトが入力する。

【0016】なお、各素子のベース電位を設定するため の一定電位V。は、接地電位とする。

【0017】次に、図9のタイミングチャートを参照し 40 て、動作を説明する。

【0018】まず、垂直走査回路21のパルス φ v₁ の みをハイレベルにしてスイッチSW1 をオン状態とす る。また、パルスφtをハイレベルにしてトランジスタ Qa₁~Qa_nをオン状態とする。

【0019】次に、パルス ϕ rを期間 T_1 だけ正電位に すると、スイッチSW₁ を通して第1ラインの素子S₁₁ \sim S_{1n} の電極 6 に正電圧が印加される。これにより第 1ラインの読出し動作が行われ、第1ラインの読出し信号 が垂直ライン $VL_1 \sim VL_n$ およびトランジスタ Qa_1

 $\sim Qa_n$ を通してキャパシタ $C_1 \sim C_n$ に各々蓄積され

【0020】次に、パルスφ t をローレベルとするとト ランジスタQaュ ~Qan がオフ状態となる。そして、 水平走査回路23からパルスφh1 ~φhn が順次出力 され、それに従ってキャパシタ $C_1 \sim C_n$ に蓄積された 読出し信号がトランジスタ $\mathsf{Q}_1 \sim \mathsf{Q}_\mathsf{n}$ を介して順次出力 ライン22へ取り出され、アンプ24を通して出力信号 Vour として外部ヘシリアルに出力される。なお、各読 出し信号が出力される毎にパルスφrhが立上がり、ト ランジスタQrhをオンして出力ライン22のキャリア を除去する。

【0021】この信号出力動作と並行してパルス φ v c をハイレベルにしてトランジスタQb1 ~Qbn をオン とし、垂直ラインVL₁ ~VL_n を接地する。

【0022】またパルスφrを期間T2で負電位とし て、第1ラインのMOSトランジスタTrをオン状態と する (第1リセット)。

【0023】これによって、すでに述べたように素子S 11~S1nのpベース領域3の電位は、接地電位Vc に均 一に設定され、さらに期間T3 のリフレッシュ動作によ り初期の負電位に復帰し(第2リセット)、蓄積動作を 開始する。

【0024】こうして第1ラインの動作が終了すると、 パルス ϕ v_1 が立下がり、スイッチ SW_1 をオフ状態と ・する。続いて、パルスφtが立上がりトランジスタQa 1~Qan をオン状態とする。これによって、キャパシ $eta C_1 \sim C_n$ に残留しているキャリアを垂直ライン $eta L_1$ 1 ~V Ln 及びトランジスタQ b1 ~Q bn を通して除 30 去する。

【0025】以下同様の動作をライン毎に行い、第2~ 第mラインの読出し信号を順次出力する。

【0026】このように、3値レベルのパルスørによ り駆動される光電変換素子を用いれば、期間T₂ におい て各ラインの素子のベース電位が一定電位に設定され、 その後、期間T3 においてリフレッシュ動作が行われる ために、残像特性が良好で、光電変換特性の線形性の良 い光電変換装置を得ることができる。しかも、ライン方 向に素子分離領域を必要としないため、素子の微細化に 適し、高解像度化に容易に対応できる光電変換装置を得 ることができる。

[0027]

【発明が解決しようとしている課題】しかしながら、上 記従来例の光電変換装置では、蓄積時間を可変させるこ とは困難であり、CCDエリアセンサ等の機能の1つで ある電子シャッターを行うことは困難であった。従って 上記従来の光電変換装置では外部にメカニカルシャッタ ーを設けることにより、シャッター機能を実現してい た。

[0028] 50

【課題を解決するための手段】本発明の光電変換装置 は、第一導電型の半導体からなる制御電極領域と、前記 第一導電型とは異なる第二導電型の半導体からなる第一 及び第二の主電極領域と、を有し、光エネルギーを受け ることにより生成されるキャリアを前記制御電極領域に 蓄積可能なトランジスタのn×m個を具備し、蓄積動 作、読み出し動作及びリフレッシュ動作を行う光電変換 装置において、前記トランジスタの前記第一の主電極領 域に電気的に接続されたn個の第一の共通線と、前記ト ランジスタの前記制御電極領域に電気的に接続されたm 10 個の第二の共通線と、を備えたマトリクスと、前記トラ ンジスタの制御電極領域に蓄積されたキャリアに基づく 信号を前記n個の第一の共通線から順次読み出す為に、 前記m個の第二の共通線に順次読み出しパルスを印加す る第一の走査手段と、前記トランジスタの制御電極領域 に蓄積されたキャリアを順次リフレッシュする為に、前 記読み出しパルスを印加する第二の共通線とは異なる第 二の共通線に順次リセットパルスを印加する第二の走査 手段と、を有するものである。

【0029】本発明の光電変換装置の駆動方法は、第一 20 道電型の半導体からなる制御電極領域と、前記第一導電 型とは異なる第二導電型の半導体からなる第一及び第二 の主電極領域と、を有し、光エネルギーを受けることに より生成されるキャリアを前記制御電極領域に蓄積可能 なトランジスタのn×m個を具備するとともに、前記ト ランジスタの前記第一の主電極領域に電気的に接続され たn個の第一の共通線と、前記トランジスタの前記制御 電極領域に電気的に接続されたm個の第二の共通線と、 を備えたマトリクスを具備し、蓄積動作、読み出し動作 及びリフレッシュ動作を行う光電変換装置の駆動方法で 30 あって、前記トランジスタの制御電極領域に蓄積された キャリアをリフレッシュする為のリセットパルスと、前 記トランジスタの制御電極領域に蓄積されたキャリアに 基づく信号を読み出す為の読み出しパルスと、を独立に 前記m個の第二の共通線の内の別々の第二の共通線に印 加して順次走査し、蓄積動作期間を、前記リセットパル スによるリセット動作終了後から前記読み出しパルスに よる読み出し動作開始までとした光電変換装置の駆動方 法である。

[0030]

【作 用】本発明の光電変換装置は、リセットパルスと 読み出しパルスとを別々の共通線に印加できる回路構 成、即ち、読み出しパルスを印加する第一の走査手段、 リセットパルスを印加する第二の走査手段を設けること で、蓄積時間を任意に設定できるようにしたものであ

【0031】また、本発明の光電変換装置の駆動方法 は、リセットパルスと読み出しパルスとを独立にm個の 第二の共通線の内の別々の第二の共通線に印加して順次 走査することで、蓄積時間を任意に設定できるようにし 50 ジスタ $Qb_1 \sim Qb_n$ をオンとし、垂直ライン $VL_1 \sim$

たものである。

[0032]

【実施例】以下、本発明の実施例について図面を用いて 詳細に説明する。

6

[実施例1] 図1に本発明の光電変換装置の第1の実施 例の回路構成図を示す。なお、図1において図8の従来 例と同一構成部材については同一番号を付け説明を省略 する。図1において、25は第2の垂直走査回路であ り、26は入力端子である。各ラインにおける素子の電 極6は各水平ラインHL1~HLmにそれぞれ共通接続 され、それぞれスイッチSWa₁~SWa_mを介して端 子20に接続されるとともに、それぞれスイッチSWb $_1 \sim SWb_m$ を介して端子26に接続される。端子20 にはパルスφRAが入力し、端子26にはパルスφRBが入 カする。

【0033】次に図2のタイミングチャートを参照し て、動作を説明する。

【0034】まず、第1の垂直走査回路21のパルスφ VA₁ をハイレベルにしてスイッチSWa₁ をオン状態と する。また、パルスφtをハイレベルにしてトランジス タQa₁ ~Qa_n をオン状態とする。

【0035】次に、パルスφRAを期間T₁だけ正電位と すると、スイッチSWa1 を通して第1ラインの素子S $_{11} \sim S_{1n}$ の電極 6 に正電圧が印加される。これにより第 1ラインの読出し動作が行われ、第1ラインの読出し信 号が垂直ライン $VL_1 \sim VL_n$ およびトランジスタQa $_1 \sim Q a_n$ を通してキャパシタ $C_1 \sim C_n$ に各々蓄積さ れる。

【0036】次に、パルスφtがローレベルとなりトラ ンジスタ $Qa_1 \sim Qa_n$ がオフ状態となる。そして、水 平走査回路23からパルスφh1 ~φhn が順次出力さ れ、それに従ってキャパシタ $C_1 \sim C_n$ に蓄積された読 み出し信号がトランジスタQ1 ~Qn を介して順次出力 ライン22へ取り出され、アンプ24を通して出力信号 Vout として外部へシリアルに出力される。なお、各読 出し信号が出力される毎にパルスφrhが立上り、トラ ンジスタQrhをオンして出力ライン22のキャリアを 除去する。

【0037】この第1ラインの信号読出し動作と並行し 40 て他の任意の水平ライン(以下、第xラインとして説明 する)のリセット動作を行う。第2の垂直走査回路25 のパルス ϕVB_x をハイレベルにしてスイッチSWb $_x$ を オン状態とする。ここでパルスφVBx はパルスφVA1 と 同期させている。

【0038】リセット方法は従来例と同様に行うことが できる。パルスφRBを期間T2 で負電位として第xライ ンのp-MOSトランジスタTrをオン状態として第1 リセットを行う。

【0039】次にパルスøVcをハイレベルにしてトラン

7

 VL_n を接地する。この時、パルス ϕ RBをオンさせることにより第2リセットを行う。

【0040】これによって、すでに述べた様に第xラインの素子 $Sx_1 \sim Sx_n$ のpベース電位は第1リセットにより接地電位Vcに均一に設定され、次の第2リセットにより初期の負電位に復帰し、蓄積動作を開始する。

【0041】こうして、第1ラインの信号読み出し動作と第xラインのリセット動作が終了すると、パルス ϕ VA $_1$ とパルス ϕ VB $_x$ が立下がり、スイッチ SWa_1 とスイッチ SWb_x とがオフ状態となる。続いてパルス ϕ tが 10立上がり、トランジスタ $Qa_1 \sim Qa_n$ をオン状態とする。これによってキャパシタ $C_1 \sim C_n$ に残留しているキャリアを垂直ライン $VL_1 \sim VL_n$ およびトランジスタ $Qb_1 \sim Qb_n$ を通して除去する。

【0042】以下同様の動作をライン毎に行い第2~第mラインの読出し信号を順次出力するとともに、第x+1~第x+m-1ラインのリセットが順次行われる。

【0043】このように読出しを行うラインとリセットを行うラインを異ならせたことが本発明の特徴である。図8に示した従来の光電変換装置では、あるライン(例 20 えば第y ライン)で各センサ素子からキャパシタ C_1 ~ C_n に信号が読出されると第1,第2 リセットが行われて蓄積動作が開始され、この開始時(リセット後)から次の読み出し動作までが第y ラインでの蓄積時間となるが、本実施例の光電変換装置では、第y ラインでの信号蓄積動作の開始(リセット終了)は、別のラインの信号誘み出し期間に行われ、当該第y ラインの読み出し動作と無関係に行うことができる。すなわち、従来では一定であった蓄積時間を可変にすることができる。この蓄積時間の可変の方法を図3 を用いて説明する。

【0044】図3(A)において、第Kラインが読み出しラインで第Lラインがリセットラインである。次の読出し動作では図3(B)の状態となり、第K+1ラインが読出しラインで第L+1がリセットラインとなる。

【0045】そして順次読出し動作を行っていくと図3 (C) のように第Lラインが読みラインとなる。従って読出しラインとリセットラインはある一定の間隔となっており、この間隔が蓄積時間(図3(A)のリセット動作終了時から図3(C)の読み出し開始時までの時間)となる。この蓄積時間は第1の垂直走査回路と第2の垂 40直走査回路のスタートの時間を変えることにより任意に設定できる。このように、本実施例では電子シャッター機能を持たせることができる。

【0046】なお、電子シャッター機能を作動させない場合には、第2の垂直走査回路を動作させないようにする。これは同一水平ラインに ϕ RAと ϕ RBとを同時に印加することを防ぐためである。 ϕ RAのみでも読出しとリセットが可能なように、 ϕ RAは3値パルスを用いている。

【0047】本実施例によれば、第1の垂直走査回路から読出しとリセットを行うパルスを印加し、第2の垂直 50

8

走査回路からリセットのみを行うパルスを電子シャッター機能動作時のみ、それ以外のラインに印加することにより、蓄積時間を可変させることが可能となった。

【0048】本実施例のタイミングを用いるとφRAとφRBは同一パルスでも良く、パルスを1つ減らすことが可能となる。

[実施例3] 図5は本発明の第3実施例の動作を示すタイミングチャートである。本実施例においても、回路構成は実施例1と同様である。

【0049】図5に示す様に本実施例では光電変換素子からキャパシタ $C_1 \sim C_n$ へ信号を読み出す期間 T_1 で ϕ VA_1 がハイレベルになり、その後ローレベルに戻る。 ϕ VB_x は実施例2 と同じタイミングでキャパシタ $C_1 \sim C_n$ へ信号転送後かつ第1 リセット開始前にハイレベルとなる。実施例1 では電子シャッター動作を行わない場合、第2 の垂直走査回路を止める必要性があったが、本 実施例では止めずに動かしておく様になる。

[実施例4]図6は本発明の光電変換装置の他の実施例を示す回路構成図である。なお、図1の構成部材と同一構成部材については同一番号を付け説明を省略する。本実施例の光電変換装置は実施例1,2で説明したタイミングチャートと同じタイミングで動作させることができる。

【0050】本実施例においては図6に示すように、 ¢ RBの入力部にスイッチSWcが設けられており、スイッチSWcを電子シャッターモード時にオン、それ以外の時にオフさせる。本実施例においては、第2の垂直走査回路は、電子シャッターモードにかかわらず動作させておく。

【0051】以上の実施例 $1\sim4$ において、第1の垂直 走査回路と第2の垂直走査回路を逆に、 ϕ RAと ϕ RBを逆 にしても良いのは勿論である。

【0052】又、動作もインターレース、ノンインターレースにかかわらず本発明が適用されることは言うまでもない。

[0053]

【発明の効果】以上説明したように、本発明によれば、 読出し動作を行うラインとリセット動作を行うラインを 異らせることにより従来の動作モードの機能を有したま ま高速の電子シャッター動作が行える光電変換装置が可 能となる。

【図面の簡単な説明】

10

【図1】本発明の光電変換装置の第1の実施例の回路構 成図である。

【図2】本発明の光電変換装置の第1実施例のタイミン グチャートである。

【図3】本発明の光電変換装置の第1実施例の蓄積時間 の説明図である。

【図4】本発明の第2実施例のタイミングチャートであ

【図5】本発明の第3実施例のタイミングチャートであ

【図6】本発明の光電変換装置の他の実施例の回路構成

【図7】従来の光電変換装置の構造を示す概略的断面図 である。

【図8】従来の光電変換装置の回路構成図である。

【図9】従来の光電変換装置のタイミングチャートであ る。

【符号の説明】

1 n型Si基板

2 n⁻ エピタキシャル層

3 p型ベース

4 n+型エミッタ

5 酸化膜

6 電極

7 エミッタ電極

8 保護膜

9 n + 型領域

10 コレクタ電極 10

20 入力端子

21 第1の垂直走査回路

22 出力線


23 水平走査回路

24 アンプ


25 第2の垂直走査回路

26 入力端子


【図1】




【図2】




【図4】




【図3】





【図5】------



【図6】







【図8】

